This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : Jammary 17, 1987

Int. Class. 1 E 01 L 21/56

Seq. No. for Official Use: X-6835-57

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SHO 60-148864, July 5, 1985

DVENTOR : Trunco KAMATA, NEC Tempgata, Ltd.

4-12-12 Ritemachi, Tamagara-Shi

APPLICANT : NEC Yamagara, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT : Hitoshi UCRIEADA, Patent Agent

MEGER OF INVENTIONS: 1

RECOEST FOR EXAMINATION : None

1. Mitle of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

. 2. <u>Clair</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Pield of commercial utility]

This invention relates to a method of menufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, n cessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

[Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and innobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Mg. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



7

⊕公開特許公報(A)

昭62-9639

@Int.Cl.

20代 理 人

識別記号

庁内整理番号

❷公開 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

零査請求 未請求 発明の数 1 (全2頁)

半導体装置の製造方法 ❷発明の名称

②特 既 昭60-148864

母出 頭 昭60(1985)7月5日

女 郎 庭 俣 母発 明 者 山形日本電気株式会社 砂出 既 人 弁理士 内 原 晋 山形市北町 4 丁目12番12号 山形日本電気抹式会社内

山形市北町 4 丁目12番12号

1 発明の名称 半導体装置の製造方法

2 特許請求の疑問

パターンニングされた配盤も有するブリント配 最高板に牛茣体チェブを搭取し、放牛茣体チェブ の電板と前配配車との距離を行い、側面対止後と れを切断分組することを特徴とする単導体製量の 製造方法。

3. 元明の許諾な収明

(重要上の利用分野)

本発明は、半導体装度の製造方法に関し、特に 小型トランジスタ。ダイオード、小型ICのナデ プ部品を信弦反耳くかつ安価化技供するものでも

(女朱の技術)

.

女法、との我の牛選件チャブ飛品は、パンテン

グされたリードアレーム化半退体ペレットを搭数・ 芭服を行ったのち、リード形状の加工を行いテァ ブル状にするものヤ、セラミック飲品に半過なべ レットを搭載・銃艇し機能製止するものがある。 (発明が解決しようとする問題点)

在来の製法に基づくものは、和者の外では対止 秋にリード加工を行うために制度性等の面で劣化 が見られる外、形状寸法のパラブキが大きいとい う久点があり、実装工在でのトラブルの景図とな っている。

又、後者の例では、対対が本価である事の外に 材料基準の寸圧パラッキ。剣止寸圧パラッキが大 をいという欠点がおり、ヤはり実気工程でのトラ プルの装因となっている。

(問題点を無決するための手取)

本発明は、あらかじぬ果子供道に合致したパク ーンニングを施したプリント配設多板化牛導体ペ レットを搭収し、必要な肉部結果を行い、その後 太子面を収益で対止し、しかる後斜止族プリント 配置多紙を切断分離し、個Aの中は体気子に分離 するものである。との数、女子の女気が行の故食 ヤマーキング本の工程は切断・分割の取扱いずれ でもよく、女子は近ヤプロセスの意識化ドエジを もヤシヤナい工程で行えばよい。

(突路例)

次に、本発明について図面を参照して取明する。 第1回は完成した展散の傾面及び断面を扱わしている。第2回以は本展散の組立に用いるブリント配影番板の傾断面図、同図内はとのブリント配 超本板の平面部分図である。以降図面にない単立 工程を収明する。

プリント配蓋蓄板1ド半線体ペレット3をソルデー2で取りつけ固定し、ポンディングワイヤー4で診断する。との様子を第3間に示す。次に、常子面を倒距5で対止する。対止は全面でも部分的に行ってもよい。第4回にとれを示す。是社に常子を切断分離し見成品となる。との様子を第5回に示す。切所はスルーホールの中央部を正確に行う事により、裏面の契低用コンダクトとの迷路を扱うことなく分離出来る。

1 ……ブリント配額必頼、2 ……マウントソルダー、3 ……半済体ペレット、4 ……ポンディンクワイヤー、5 ……何止回籍。

代章人 并章士 内 原

(登明の数多)

以上即明したほに、本質明によれば加工た成が 本く品質のよい、小型リードレステップニュリア ま子が持られる。外形は従来のリード加工による ナップキュリアに比較し30~50~小型化する事ができ、今後の小数化を向にも十分時配できる。 素子は小型のダイオードやトランジスタから、大 形のレTIま子さで広く選用化来、その効果は例 り知れない。

4. 四面の厄牛な説明

第1回は本発明の一実施外による牛崎体質量の 部分断面を示した側面回である。

第2回以少よび第2回向はそれぞれブリント配 製茶者の断面シよび平面原である。

(京3 間はブリント配製基板に半端はペレットを 搭載し外部第子と結題した様子を表わしている報 面面である。

第4回は半導体象子面を促進用の指で剣止した 様子を表わず断面数である。

